PCB疊層設(shè)計需遵循的8大原則

時間：2022-08-02作者：深圳市造物工場科技有限公司瀏覽：118

深圳市造物工場科技有限公司專注于等

• 詞條

  詞條說明

• 100個PCB人，99個會在這些地方出錯（上）

  一、原理圖常見錯誤（1）ERC報告管腳沒有接入信號：???? a. 創(chuàng)建封裝時給管腳定義了I/O屬性；???? b.創(chuàng)建元件或放置元件時修改了不一致的grid屬性，管腳與線沒有連上；???? c. 創(chuàng)建元件時pin方向反向，必須非pin name端連線。??&

• 庫存堆積，誰背黑鍋？

  電子行業(yè)出現(xiàn)一個“奇怪”的現(xiàn)象，去年還追著廠商要趕緊生產(chǎn)準(zhǔn)時交貨，今年卻追著客戶塞貨，真是不得不感嘆一句：**輪流轉(zhuǎn)啊！不少業(yè)內(nèi)的人都覺得給整懵了，從來沒看過這種高庫存低需求的情況，這一年市場景氣變化的如此之快，整個下游市場，一下子從較度樂觀變成較度悲觀。出現(xiàn)“高庫存、低需求”是有跡可循的。去年電子市場需求非常旺盛，可謂一片樂觀繁榮，各大工廠拼命增加產(chǎn)線、積極備貨和擴建廠地，也有不少投資人或合股形

• 90%以上的PCB人不知道這些布線絕招（中）

  2、為增加系統(tǒng)的抗電磁干擾能力采取如下措施：（1）選用頻率低的微控制器：選用外時鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易**出成為噪聲源，微控制器產(chǎn)生的較有影響的高頻噪聲大約是時鐘頻率的3倍。（2）減小信號傳輸中的畸變微控制器主要采用高速CMOS技術(shù)制造。信號輸入端靜態(tài)

• PCB差分信號設(shè)計常見誤區(qū)

  在高速PCB設(shè)計中，差分信號（Differential Signal）的應(yīng)用越來越廣泛，電路中較關(guān)鍵的信號往往都要采用差分結(jié)構(gòu)設(shè)計。為什么這樣呢？和普通的單端信號走線相比，差分信號有抗干擾能力強、能有效抑制EMI、時序定位精確的優(yōu)勢。布線要求在電路板上，差分走線必須是等長、等寬、緊密靠近、且在同一層面的兩根線。?等長：等長是指兩條線的長度要盡量一樣長，是為了保證兩個差分信號時刻保持相反極性。減少共